|
|
|
bgcolor="#FFFFFF" width="840" height="2080" border="0" cellpadding="0" cellspacing="0" valign="top" align="left"> |
 OBIETTIVI
Saper scegliere un calcolatore esaminando i parametri che ne influenzano le prestazioni. Essere in grado di valutare l' efficacia dei meccanismi architetturali atti a migliorare le potenzialità` dei calcolatori. Saper analizzare e progettare sistemi digitali combinatori e sequenziali. Conoscere la struttura dei principali componenti logici alla base dei circuiti digitali. Comprensione degli elementi architetturali di un moderno calcolatore e struttura di processore, memoria, ingresso/uscita. |
|
PREREQUISITI
Fondamenti di informatica |
|
PROGRAMMA
ELEMENTI DI PROGETTAZIONE DEI SISTEMI DIGITALI
Tecnologia CMOS: porte NOT, NAND, NOR, porta di transito (circuito CMOS); ritardi di propagazione, caratteristica ingresso uscita, margini di rumore e loro dipendenza dai parametri fisici; algebra booleana.
Forme standard di funzioni booleane e mappe di Karnaugh; Decoder, Encoder, Encoder con priorita', Multiplexer, Demultiplexer, Look-Up-Table (LUT), Half-Adder, Full-Adder, ALU.
Introduzione ai linguaggi di descrizione dell'hardware (HDL): Verilog e realizzazione di un semplice processore con architettura RISC-V.
Introduzione alle reti sequenziali: latch e flip-flop SR, clocked-SR, SR-master-salve, D-latch, D-edge-triggered;
macchine di Mealy e di Moore: modelli VERILOG e sintesi classica; Flip-Flop JK e T;
Sommatore Parallelo con riporto seriale e con riporto look-ahead.
ORGANIZZAZIONE DI MACCHINA E ASSEMBLY
Principi dei microprocessori RISC-V. Formati di istruzioni e istruzioni base.
Assembly: modalità di indirizzamento. Chiamata a funzione.
Equazione delle prestazioni. Valutazione delle prestazioni, set di benchmark SPEC. Legge di Amdahl.
PROCESSORE
Assemblatore a due passate. Caricamento, collegamento di moduli multipli.
Standard IEEE-754 per il floating-point.
Registri e istruzioni floating-point nel processore.
Eccezioni e interrupt. Routine di gestione dell'interrupt. Interrupt precisi e imprecisi.
SOTTOSISTEMA DI MEMORIA
Tipi di memoria. Differenza fra SRAM e DRAM. Ciclo di lettura e di scrittura in DRAM.
Gerarchia di Memoria e Principio di Località. Architettura delle cache: cache ad accesso diretto. Parametri caratterizzanti il funzionamento delle cache.
Cache associative. Cache su più livelli. Dipendenza delle prestazioni di un calcolatore dalla cache.
I/O E COMUNICAZIONI
Tipi di bus. Protocollo di scambio sincrono e asincrono. Arbitraggio (master/slave, daisy-chain). Cenni a bus PCI.
Pilotare i dispositivi: tecniche a polling, interrupt, DMA.
Esempio di complessita' interna dei chip: timer 8254, UART 16550A.
Comunicazioni su bus seriali (pacchettizazione, Ethernet, USB).
|
|
TESTI DEL CORSO
TESTI DI RIFERIMENTO (ADOTTATI)
(PHRV1)
D.A. Patterson, J.L. Hennessy,
"Computer Organization and Design RISC-V Edition: The Hardware Software Interface",
Morgan Kaufman/Elsevier, 2017, ISBN 978-0128122754 (versione italiana: D.A. Patterson, J.L. Hennessy,
"Struttura e progetto dei calcolatori. Progettare con RISC-V" 1^a edizione ITALIANA, Zanichelli, 2019, ISBN 9788808820594)
(CORSINI) P. Corsini, "Dalle porte AND, OR, NOT al sistema calcolatore", Edizioni ETS, 2020, ISBN 9788846759351
TESTI DI CONSULTAZIONE (OPZIONALI)
G. Bucci, "Architettura dei Calcolatori Elettronici", McGraw-Hill, 2001, ISBN 88-386-0889-X
G. Bucci, "Calcolatori Elettronici - Architettura e organizzazione", IV EDIZIONE, McGraw-Hill, 2017, ISBN 978-88-386-7546-1
G. Conte, A. Mazzeo, N. Mazzocca, P. Prinetto , "Architettura dei calcolatori", CittaStudiEdizioni. ISBN 9788825173642
P. Corsini, G. Frosini, B. Lazzerini, "Architettura dei calcolatori", McGraw Hill, 1997, ISBN 88-386-0735-4
S. Harris, D. Harris, "Sistemi digitali e architettura dei calcolatori: Sistemi digitali e architettura dei calcolatori", Zanichelli, 2017, ISBN 9788808920737.
V.P. Heuring, "Computer Systems Design and Architecture" 2ed, Pearson/Prentice Hall, 2004, ISBN 0-13-191156-2
W. Stallings, "Architettura e organizzazione dei calcolatori", Jackson Libri, 2000, ISBN 88-256-1836-0
A. S. Tanenbaum, "Structured computer organization", 4th ed., Prentice-Hall International, 1999, ISBN 0130959901
|
|
OFFICIAL SYLLABUS
|
|
|
|
|
|
